完美世界txt全集下载,懒人听书

0 引言

其次，在短路工況下，SiC MOSFET 較弱的界面質量會帶來柵極氧化層可靠性問題，對 SiC MOSFET 的穩(wěn)定工作產生負面影響。隨著制造商工藝的改進，該問題得到了有效緩解，但是短路發(fā)生時，器件結溫迅速升高到 125℃以上，FowlerNordheim 溝道電流進入電介質導致柵極氧化層出現明顯退化；由于 SiC MOSFET 需要更高的正向柵極偏壓，柵電場的增高會進一步加劇短路時柵極氧化層退化問題。

上述研究表明，SiC MOSFET 短路保護難度大，短路時 SiC MOSFET 芯片更易受損。為了解決這一問題，國內外學者在 SiC MOSFET 短路保護方面做了很多工作，主要涵蓋 SiC MOSFET 短路測試方法、失效模式與失效機理、短路檢測方法以及關斷策略等。因此，本文旨在全面介紹 SiC MOSFET 短路保護技術，加深對短路故障的理解，為科研與技術人員在高頻、高效率電力電子場合更好地使用 SiC MOSFET 器件提供借鑒。

1.1 短路故障類型

圖 6a 為二極管式退飽和檢測電路。在 SiC MOSFET 導通時，當 A 點電壓 VA 上升超過閾值 V_th1時，比較器翻轉發(fā)出故障信號關斷器件。在 SiC MOSFET 關斷時，晶體管 VT₁ 導通將 A 點電壓下拉至低電平，檢測電路被屏蔽。該檢測電路工作原理如圖 6b 所示，PWM 為高時，SiC MOSFET 開始導通，在完全導通前，由于 SiC MOSFET 漏極電壓值較高，二極管（V_DS1, …）反向截止，V_CC 通過 R_blk對 C_blk 充電，A 點電壓升高。在 SiC MOSFET 完全導通之前，需要預留足夠的盲區(qū)時間 Tbl 防止檢測電路誤觸發(fā)。當 SiC MOSFET 發(fā)生短路退出“飽和”狀態(tài)時，VA 將上升超過閾值 Vth1 導致比較器翻轉。

在 SiC MOSFET 完全開通后，A 點電壓 V_A 的大小可以表示為

式中，VD 為二極管正向導通壓降。

可以看出，A 點電位由 SiC MOSFET 導通壓降以及二極管的壓降決定。然而，在中大功率 SiCMOSFET 應用中，SiC MOSFET 導通壓降較高，然而較高的母線電壓就需要多個二極管串聯(lián)來提高反向擊穿耐壓，這就導致 A 點電位升高很可能觸及閾值 V_th1，進而引檢測電路誤觸發(fā)。此外，SiC MOSFET開通瞬間漏-源極電壓振蕩也增加了檢測電路誤觸發(fā)的風險。

此外，業(yè)內公認 IGBT 具有約 10μs 的短路承受時間，但對于 SiC MOSFET 的短路承受時間，各大功率半導體器件廠商都沒有形成共識。英飛凌對外宣稱其 Cool SiC MOSFET 具有 3μs 的短路承受時間，基本半導體的 SiC MOSFET 短路承受時間則為 6μs，CREE 和 Rohm 公司的 SiC MOSFET 短路承受時間約為 2μs。然而，商用 SiC MOSFET驅動器檢測盲區(qū)幾乎都在μs 級別，例如，CREE 公司的 PT62SCMD17 檢測盲區(qū)時間為 1μs，雖然該數值在器件廠商所提供的短路承受時間之內，但相比于 SiC MOSFET 的短路承受時間，μs 級別的檢測盲區(qū)使得退飽和檢測的響應速度顯的杯水車薪。研究表明，SiC MOSFET 即使承受 1μs 以內的短路應力，其電學特性也會發(fā)生退化，承受的短路時間越長、短路次數越多，SiC MOSFET 的電參數退化現象越明顯。因此，當 SiC MOSFET 發(fā)生短路時，應該在第一時間進行短路保護動作，檢測盲區(qū)的存在不僅會造成 SiC MOSFET 短路時的電參數退化進而影響開關性能，還會大大增加 SiC MOSFET短路失效的風險。

2）寄生電感電壓檢測

SiC MOSFET 模塊功率源極和輔助源極之間存在寄生電感，電流的變化會在寄生電感上感應出一個電壓值。由于短路時 SiC MOSFET 電流變化率 dI_D/dt 較大，因此可以通過檢測感應電壓值來檢測短路故障，最典型的方法就是 dI/dt 檢測，如圖7a 所示。圖 7b 為 dI/dt 檢測技術的工作原理，在正常開通過程中，快速上升的電流在 L_SS 上感應出一個負向電壓 V_SS，該電壓值與電流變化率成正比。當發(fā)生短路故障時，ID 迅速上升，負向 V_SS 觸發(fā)保護閾值 Vth3，短路器件被關斷。dI/dt 檢測時間短、易于集成在驅動芯片中，但對寄生電感引起的噪聲特別敏感。此外，由于 SiC MOSFET 開通時較高的dI_D/dt 會感應出較大的負向 V_SS，也可能觸發(fā)閾值V_th3 導致保護電路誤觸發(fā)。

鑒于此，華中科技大學 Wang Zhiqiang 等提出了基于電流評估的短路檢測電路，將寄生電感上感應的電壓利用 RC 積分電路得到對應電流值來實現短路檢測，電流評估短路保護如圖 8 所示，SiC MOSFET 漏極電流 ID 與輸出電壓 V_O 的關系為

可以看出，輸出電壓 V_O 隨著 ID 的增大而增加，當 V_O 達到閾值 V_th時觸發(fā)比較器。將 SiC MOSFET寄生電感上的感應電壓轉換成電流進行短路保護，可以有效地避免開通電流上升斜率過大引起的誤觸發(fā)問題，但也存在一定缺陷。圖 8b 中，t₁ 時刻，SiC MOSFET 正常開通，−V_O 隨 ID 增大而呈比例上升，RC 積分器可以正常“記錄”電流上升。但 t₂ 時刻后，ID 增大上升至負載電流水平，dI_D/dt 趨近于零，Cf 通過 L_SS 和 R_f 放電，−VO 逐漸減小。到 t3 時刻，VO 趨近于零。當 t4 時刻出現短路故障時，短路電流將在負載電流的基礎上快速上升，但−V_O 卻是從零上升，由于 HSF 和 FUL 使用的是同一閾值，因此FUL 電流峰值將遠大于 HSF。

為此，美國弗吉尼亞理工大學 Wang Jun 團隊提出了兩級 RC 型短路保護電路對 HSF 和 FUL 進行單獨檢測，改進的電流評估短路保護電路如圖 9 所示。通過加入電感 L_o 來減緩 FUL 時 C_o 放電現象。

電感 L_o 越大、C_o 放電越慢，但當 FUL 發(fā)生時刻大于一定值時，C_o 電位下降至零。此外，較大的電感值也會減緩 C_o 充電過程，導致 FUL 保護響應時間變慢。為此，河北工業(yè)大學 Xin Zhen 等則進一步對上述方案進行了改進，如圖 9b 所示[47]。利用二極管 VD_blo 的單向導電性來防止電容 C_s放電，很好地解決了 FUL 發(fā)生時刻的不確定性所導致的 C_s 放電現象，但是電阻 R_blo 過大會同樣導致 HSF 和 FUL保護響應時間變慢。

本文轉載自微信公眾號半導體在線，不做商業(yè)用途，僅作新聞參考。

SiC MOSFET 短路保護技術綜述（上）